# AI客戶對嵌入式基板詢問度升溫　整合EIPD模組成發展趨勢

走進任何一家封測廠的業務窗口，最近最常聽見的問題不再是「你們的CoWoS產能何時釋出」，而是「你們能不能把被動元件直接做到封裝基板裡面」。這句話的背後，是一場從晶片設計到系統整合的深層變革——AI晶片的高頻寬需求，正在重新定義什麼叫「封裝」。

過往，被動元件是PCB上的配角，工程師在設計時只需要在電路板空隙處塞入適量的電容電阻。但當NVIDIA的Vera Rubin平台功耗突破200千瓦、GB300機櫃使用的積層陶瓷電容（MLCC）數量暴增至40萬顆以上時，被動元件的角色已經從「填空」變成「救命」。尤其在高頻、高功率的AI加速器周邊，供電穩定性與訊號完整性直接決定晶片能否維持高效運作，而能同時滿足這兩項需求的關鍵，正是嵌入式被動元件——也就是業界所稱的EIPD（Embedded Integrated Passive Device）。

EIPD的技術內涵與市場起飛

簡單來說，EIPD是將原本焊接在PCB上的小型被動元件，以薄膜或厚膜技術整合進封裝基板的內層。這種做法並非全新概念，但在AI需求的推動下，它從早期的「加分選項」一躍成為「必要條件」。原因在於，當晶片間的傳輸速率邁入112Gbps甚至224Gbps的境界，任何微小的寄生電感或電阻都可能成為訊號衰減的殺手；而在GPU滿載運作、周邊溫度輕易超過100°C的環境下，能承受高溫而不失效的高階被動元件更是稀有財。將這些元件嵌入基板，不僅能節省布線面積、縮短電源路徑，更能有效降低雜訊與功耗。

愛普科技（6531）便是這波趨勢的直接受益者。這家原本以低功耗記憶體見長的設計公司，近年積極切入AI供應鏈，其開發的矽電容（S-SiCap）已被整合進先進封裝的矽中介層中，而嵌入基板的IPD與Land-side Capacitor（LSC）更預計於2026年第二季進入量產。根據愛普的法說資料，AI與高效能運算加速器的功耗持續攀升，先進封裝除了需要更高頻寬，也必須強化近端供電與電源完整性設計，這正是EIPD能夠切入的核心場景。換句話說，愛普正在從記憶體供應商轉型為AI封裝關鍵元件的整合者。

面板級封裝加持　EIPD整合更上層樓

市場需求的升溫，從客戶詢問度的變化即可見端倪。封測業界透露，過去客戶對嵌入式被動元件的態度多半是「有興趣但觀望」，現在則是「明確提出規格需求並要求報價」。這種轉變的根源，在於AI晶片設計已無法只靠微縮電晶體來提升效能，必須從系統層面進行優化；而當供電網路與訊號完整性成為瓶頸時，能將被動元件整合進封裝基板的技術，便成為突圍的關鍵工具。

這也解釋了為何FOPLP（扇出型面板級封裝）會在這波AI浪潮中重新受到矚目。面板級封裝不僅能提高材料利用率至95%以上，更能在更大的面板上直接整合多種功能模組，包括EIPD。面板平台提供了足夠的空間與彈性，讓設計者可以在同一塊基板上同時布局訊號線路與被動元件，從而實現更高密度的異質整合。工研院電光系統所所長張世杰指出，當前面板封裝的發展已不再侷限於傳統的扇出型封裝，而是進一步朝「類載板」甚至取代傳統IC載板的方向前進，讓面板不只是封裝載體，更逐步承擔系統整合功能。

面板廠的加入，則為這場整合戰局帶來新的想像。群創光電（3481）多年前便已將3.5代面板產線轉型為扇出型封裝用途，並傳出打入了SpaceX供應鏈。友達光電（2409）則以玻璃基板為基礎，鎖定車用與高效能運算市場。宸鴻光電（TPK-KY）與工研院合作，開發次世代面板級封裝金屬化技術，透過全濕式鍍膜取代傳統製程，將成本降低30%，並突破玻璃通孔（TGV）填銅的技術瓶頸。這些廠商的共同目標，是將面板級封裝從「替代方案」升級為「主流平台」，而EIPD的整合正是實現差異化的核心籌碼。

技術門檻與產業競合新態勢

然而，挑戰同樣存在。嵌入式被動元件的製造涉及半導體與被動元件兩種完全不同的工藝基因，需要在精密陶瓷電化學、高分子合成與稀有金屬冶金等領域同時具備深厚的技術底蘊。此外，當元件嵌入基板後，檢測與失效分析的困難度也大幅提高，任何微小的瑕疵都可能導致整顆晶片報廢。這也是為何目前能夠同時提供EIPD整合方案與可靠製程的廠商仍屈指可數，市場仍處於供需失衡的結構性短缺階段。

展望未來，隨著AI晶片設計持續朝更大尺寸、更多HBM整合、更高功率的方向演進，傳統的PCB級被動元件已愈來愈難滿足設計需求。Feynman世代的AI晶片預計將大幅提高SoIC用量，而SoIC採用的銅對銅混合鍵合技術，正需要高密度的嵌入式被動元件來支撐供電與訊號完整性。可以預見，誰能夠將EIPD整合做到極致，誰就能在AI封裝的下一個賽局中取得制高點。

從另一個角度觀察，這場變革也重新定義了封裝產業的競合關係。過去，封裝廠、載板廠與被動元件廠各有明確的分工界線；但在AI時代，當EIPD成為封裝功能的一部分，這條界線正在逐漸模糊。封裝廠必須理解被動元件的設計邏輯，被動元件廠必須熟悉封裝製程的種種限制，而面板廠與PCB廠則必須在半導體核心技術中找到自己的新定位。這是一場橫跨材料、設備與製程的深度整合，也是台灣半導體供應鏈在AI時代能否持續引領的關鍵試煉。

---

**參考來源：**

- TrendForce（2026年5月11日）。〈Why Warpage Is the Key Challenge for AI Chip Packaging〉。 - 電子工程專輯（EETimes Taiwan），〈AI引爆先進封裝競賽：產能、技術與供應鏈加速重構〉，2026年4月16日。 - 愛普科技股份有限公司，2026年第一季法說會簡報，2026年5月12日。 - 經濟部產業技術司 / 工研院，〈次世代面板級封裝金屬化技術〉創新技術發布，Touch Taiwan系列展，2026年4月。 - SupplyICs（2026年5月11日）。〈Advanced Packaging Constraints in 2026: CoWoS Bottlenecks and AI Logic Chips〉。